Pascal Stadler MMIC / Package / PCB Designer - Programmer MMIC / Package / PCB Designer - Programmierer

[En]

Pascal, Black Magician Pascal, Dunkler Magier

High Frequency ASIC Design / Simulation / Layout Hochfrequenz Chip Design / Simulation / Layout

Printed Circuit Board Design & Assembly Printed Circuit Board Design & Aufbau

Programming & Scripting Programmierung & Skripten

3D Modeling 3D Modellierung

Analog IF Design Analog ZF Design

Antenna Design Antennen Design

Prototyping Prototypentwicklung

Greetings, I am Pascal :D, essentially an industrial jack-of-all-trades of swiss army knifes. My life has been defined by tinkering, building, and fixing. Whether I am deep in a codebase or a CAD environment, I’ve made enough "character-building" mistakes to know how to get things to work. I’ve learned that the best results come from staying curious, embracing new perspectives, and challenging myself well outside my comfort zone. Hover over the left icons to see what I’ve been up to.Hallöchen, Ich bin Pascal, das schweizer Taschenmesser der technischen Allrounder. Leidenschaftlicher Tüfter, Designer und Reparaturshop. Sei es im Code oder einer CAD Umgebung, ich habe genug "interessante" Fehler gemacht, um zu wissen, wie Sachen richtig laufen. Meine besten Resultate entstammen aber aus Neugier, dem Akzeptieren anderer Perspektiven oder dem "Leiden "außerhalb meiner Komfortzone. Um genau zu wissen, was ich gemacht habe, hovere über die linken Icons.

Quest Log Logbuch

Prior Work Berufserfahrung
Education Ausbildung
2021 —

Researcher at Ruhr University Bochum Forscher an der Ruhr-Universität Bochum

  • Planning, coordination and execution of research projects Planung, Koordination und Ausführung von Forschungsprojekten
  • ASIC/Package/PCB development Chip/Package/PCB Entwicklung
  • Education of students Ausbildung von Studenten
2019 — 2021

Research Assistent at the Department of Integrated Systems Wissenschaftliche Hilfskraft am Lehstuhl für Integrierte Systeme

  • Design and simulation of RF passive components Design und Simulation von HF passiven Strukturen
2019

Research Assistent at the Department of Photonics and Terahertz technology Studentische Hilfskraft am Lehstuhl für Photonik und Terahertztechnologie

  • Fundamental research on VCSEL Laser temperature effects Grundlagenforschung an VCSEL Laser Temperatureffekten
  • VR-Headset programming with C# and Android VR-Headset Programmierung mit C# und Android
2021 — 2026?

PhD. at Ruhr University Bochum Doktor an der Ruhr-Universität Bochum

  • Department of Integrated Systems Lehrstuhl für Integrierte Systeme
  • TopIng Program (M.Sc. and PhD. simultaneously) TopIng Programm (Master und Doktor simultan)
2019 — 2023

M.Sc. at Ruhr University Bochum Master an der Ruhr-Universität Bochum

  • Electronics Specialization Elektronik Spezialisierung
  • Final Grading: 1.0 (97/100%) Endnote: 1.0 (97/100%)
2016 — 2019

B.Sc. at Ruhr University Bochum Bachelor an der Ruhr-Universität Bochum

  • Electronics Specialization Elektronik Spezialisierung
  • Final Grading: 1.7 (88/100%) Endnote: 1.7 (88/100%)
  • First Grade Honors Mit Auszeichnung
2016 — 2008

High school Education at Heinrich-Heine Gymnasium Abitur am Heinrich-Heine Gymnasium

  • Final Grading: 1.5 Endnote: 1.5
  • Specialization: Math, Physics Leistungskurse: Mathematik, Physik

Comparative Study between IFX eWBL and IZM RDL-first System In Packages - 2026

Built a Fraunhofer IZM Radar System in Package (SiP) with the same topology as an Infineon IFX package. Aufbau eines Fraunhofer IZM Radar System in Package (SiP) mit der gleichen topologie wie ein Infineon IFX package.

A Low Power, Broadband Receiver for E-Band Applications - 2026

Built a low power (81mW) receiver that covers the whole E-Band (60-90 GHz) with an adjustable Gain setting (Voltage max 28.8 dBV/dBm | Power max 14.5 dB). Erstellung eines low power (81mW) Receivers, welcher das komplette E-Band (60-90 GHz) mit einem einstellbaren Gain (Voltage max 28.8 dBV/dBm | Power max 14.5 dB) abdeckt.

Multi-Level Characterization and Calibration of an eWLB Automotive Amplifier - 2025

Buit,calibrated and measured the first SMD E-Band (60-90 GHz) standalone eWLB Power Amplifier with Built in Self Test (BiST) capabilities. Proofed the validity of calibration in eWLB packages. Contains package intersection loss measurements. Entwicklung, Kalibrierung und Messung des ersten standalone SMD E-Band (60-90 GHz) eWLB Power Amplifiers mit eingebauten Built in Self Test (BiST) Fähigkeiten. Kalibrierbarkeit in Package gezeigt. Beinhaltet Messungen der package Übergänge.

Utilizing RF-Chiplets For A Reconfigurable Automotive Radar System-In-Package - 2025

Showcase of Infineon and Fraunhofer IZM package at the MST Congress 2025. Vorführung von Infineon and Fraunhofer IZM Packages auf dem MST Congress 2025./span>

Leveraging Harmonic Phase States in E-Band Multipliers to Improve Spectral Purity - 2025

Extention of the publication below. Higher harmonic rejection through a novel combining scheme with mathematical proof. Showcased with x4 and x8 multipliers at E-Band (60-90 GHz) and D-Band (110-140 GHz) frequencies. Erweiterung einer früheren Publikation. Höhere Spektrale Reinheit durch eine neuartige kombiniermethode zusammen mit dessen mathematischen Beweis. Gezeigt für x4 and x8 Frequenzmultipliziers fürs E-Band (60-90 GHz) und D-Band (110-140 GHz).

An E-Band Quadrupler Utilizing a 45°Polyphase Filter for Improved Harmonic Rejection - 2025

Invented a new way of multiplying the frequency by utilizing sub-quadrature phases to lower the amount of output harmonics. Showcased on a x4 multiplier with internal 45° phase generation at E-Band (60-90 GHz). Kreirung einer neuartigen methode zur Vervielfachung von Frequenzen mit sub-quadratur Phaselagen, um die Stärke von Ausgangsharmonischen zu reduzieren. Gezeigt anhand eines x4 Frequenzmultiplizierers im E-Band mit interner 45° phase Erzeugung.

A 40–58 GHz Differential Three-Push Frequency Tripler in a 90-nm SiGe BiCMOS Technology - 2025

Design of Buffer stages and editorial work. Buffer Design and editorische Arbeit.

Leveraging Modularity of Chiplets to Form a 4×4 Automotive FMCW-Radar in an eWLB-Package - 2025

Build a 4x4 Radar System in Package (SiP), Antennas, PCB board and all auxiliaries with EM-Simulations, Thermal Simulations, Data Analysis (Matlab) and target detection algorithms (slow/fast FFT). Aufbau eines 4x4 Radar System in Packages (SiP) mit Antennen, PCB Boards and Zusatzelektronik, wie auch derem EM-Simulationen, Thermosimulationen, Datenanalyse (Matlab) und Zieldetektionsalgorithmen (slow/fast FFT).

A D-Band 28nm CMOS-Bulk Power Amplifier with 12.8dBm Output Power and 31.3GHz 3dB Bandwidth - 2024

Build a TSMC 28nm 12.8 dBm D-Band Bulk CMOS Power Amplifier for automotive applications out of inductively loaded common source amplifiers. Aufbau eines TSMC, 28nm CMOS Bulk, 12.8 dBm Power Amplifiers für automobilanwendungen aus induktiv gekoppelten common source Verstärkern.

In-Package Characterization of Dielectrics Using Ring Resonators and Adaptive 3D EM-Simulations Around 77 GHz - 2024

Built, measured and analyzed the data (Python) of embedded Wafer-Level Ball Grid Array (eWLB) ring resonators to determine the permittivity and losses of package compounds. Aufbau, Messung und Datenanalyse (Python) von embedded Wafer-Level Ball Grid Array (eWLB) ring Resonatoren, um die Permittivität und Verlsute von Packagematerialien zu ermitteln.

Proving the Feasibility of D-Band Single SiGe MMIC Vector Network Analyzer Extension Modules With Large System Dynamic Range - 2024

Editorial Work. Editorische Arbeit.

An E-Band, High-Gain Current Clamping Power Amplifier for eWLB-Integration - 2024

Built a SiGe high-efficiency (19.5%) 15dBm Power Amplifier for mobile/radar applications. Efficiency boosted by leveraging Class AB operation between 62.2-84.2 GHz. Aufbau eines hocheffizienten (19.5%) 15dBm Power Amplifiers für mobile/radar Anwendungen. Effizienzboost durch Ausnutzung des Klasse AB Operationsbereichs zwischen 62.2-84.2 GHz.

A 117.5–155-GHz SiGe ×12 Frequency Multiplier Chain With Push-Push Doublers and a Gilbert Cell-Based Tripler - 2023

Help formulate the mathematical foundation and performed editorial work. Beihilfe zur Formulierung der mathematischen Beweise und editorische Arbeit.

An Overview of State-of-the-Art D-Band Radar System Components - 2022

Conducted a literature study to determine the performance of different topologies and technologies (CMOS, SiGe, III-V Semiconductors) for D-Band Radar Systems. Durchführung einer Literaturstudie, um die Performance unterschiedlicher technologien (CMOS, SiGe, III-V Halbleiter) für D-Band Systeme zu ermitteln.

Bias current and temperature dependence of polarization dynamics in spin-lasers with electrically tunable birefringence - 2020

Provided the measurement data. Messdaten Bereitstellung.

Investigation of the polarization state in spin-VCSELs with thermally tuned birefringence - 2020

Fiber coupling, optical beam adjustment, fundamental Work on the relationship between a VCSEL Lasers frequency and the applied temperature. Phaseneinkopplung, optische Strahljustierung, Fundamentalforschung des Zusammenhangs zwischen VCSEL Laser Frequenzen und dessen angeleger Temperatur.

Printed Cicruit Board (PCB) Design Printed Cicruit Board (PCB) Design

Ever tried to teach a tram how to park itself? Yeah, me neither. It turns out that, for reliabilities sake, it requires a distributed, asynchronous sensor fusion between multiple radar units and a central MCU. As usual, the antenna specs and its configuration were undetermined from the start. Hence, I pushed for a modular, "plug-and-play" frontend. With its flexibility, we could swap hardware configurations on the fly to feed the FPGA backend without having to start from scratch every time the specs shifted. Jemals versucht, einer Straßenbahn beizubringen, sich selbst einzuparken? Ja, ich auch nicht. Stellt sich heraus, man braucht dafür eine asynchrone Sensorfusion mehrerer verteilter Radareinheiten und eine zentrale MCU. Wie so oft, am Anfang keine Angaben zu Antennenspezifikationen oder Systemkonfiguration. Deswegen habe ich auf ein modulares „Plug-and-Play“-Frontend gedrängt. Dank dieser Flexibilität konnten wir Hardware-Konfigurationen im laufenden Betrieb austauschen, um das FPGA-Backend zu speisen, ohne bei jeder Änderung das design von vorne anfangen zu müssen.

I took the lead on the technical direction for the frontend, mostly acting as the bridge between the academic research side and the actual industrial requirements. This included: Ich übernahm die technische Leitung für das Frontend und fungierte dabei hauptsächlich als Brücke zwischen der akademischen Forschung und den tatsächlichen Industrieanforderungen. Dazu gehörten:

  • Specification of the frontend layout and component placement to ensure a flexible, functioning design that accommodates various antenna configurations Spezifikation des Frontend-Layouts und der Bauteilplatzierung, um ein flexibles, funktionsfähiges Design sicherzustellen, das verschiedenste Antennenkonfigurationen unterstützt
  • Design of the high-frequency transitions, using my simulation expertise gathered over the past years for low-loss antenna interconnections Design der Hochfrequenz-Übergänge unter Nutzung meiner Simulations-Expertise aus den letzten Jahren für verlustarme Antennenverbindungen
  • Supervision of PhD students, helping them translate their research into industrial workflows and project standards Betreuung von Doktoranden, um ihre Forschung in industrielle Workflows und Projektstandards zu übersetzen
  • Negotiation of terms and technical requirements with project partners to ensure a successful project flow Aushandlung von Rahmenbedingungen und technischen Anforderungen mit Projektpartnern, um einen erfolgreichen Projektablauf zu gewährleisten
Altium CST Cadence

Printed Cicruit Board (PCB) Design

"Tight" would perfectly describe this project. Not only in terms of the 6 Months timeline, but also in building multiple industrial IQ communication radars with a small footprint. Between high material costs and signal integrity risks like reverberations, the design needed high-density routing that still left space for 3D-printed waveguides and backend mounting options. This concluded in a compact 10-layer design featuring local PLL synchronization and relayed SPI interfaces for precision radar chirp control. "Knapp" trifft es bei diesem Projekt wohl am besten. Nicht nur wegen der 6 Monate Bearbeitungszeit, sondern auch wegen des reduzierten Platzes für mehrere industrielle IQ-Kommunikationsradare. Zwichen hohen Materialkosten und Signalintegritätsproblemen wie Reflexionen brauchte das Design ein extrem dichtes Routing, das trotzdem noch Platz für 3D-gedruckte Hohlleiter und Montagepunkte vorsah. Das Ergebnis war ein ultrakompaktes 10-Lagen-Design mit lokaler PLL-Synchronisation und weitergeleiteten SPI-Interfaces für eine präzise Steuerung der Radar-Chirps.

I was responsible for the hardware architecture and 10-layer PCB layout, translating the idea of a multichannel system into a manufacturable, high-density product. This meant constantly balancing industrial demands with and time constraints as well as signal integrity against mechanical mountability: Ich war für die Hardware-Architektur und das Erstellen des 10-Lagen-Layout verantwortlich. Dabei habe ich die Idee eines Mehrkanalsystems in ein fertigbares High-Density-Produkt übersetzt. Hierbei musste ich ständig zwischen Industrie-Anforderungen und Zeitdruck sowie zwischen Signalintegrität und mechanischer Montierbarkeit abzuwägen:

  • Designed a high-density multi-stack to ensure GND and supply voltage integrity within the constrained PCB area Entwurf eines High-Density-Lagenaufbaus zur Bereitstellung der GND und Versorgungsspannung auf begrenzter Fläche
  • Developed the PLL loop filter to handle the tuning range of the prototype VCO MMIC Entwicklung des PLL-Loop-Filters zur Abdeckung des Tuning-Bereichs des Prototyp-VCO-MMICs
  • Added adjustable amplification and filtering stages to allow for fine-tuning since the IQ chips’ final performance was unknown Integration einstellbarer Verstärker- und Filterstufen zur Feinjustierung der unbekannten IQ-Chip-Performance
  • Managed high-frequency simulation and routing for the multichannel system while adhering to industrial layout standards Durchführung von HF-Simulation und des Routings für das Mehrkanalsystem unter Einhaltung industrieller Standards
  • Implemented cost and time-saving measures during the layout phase to simplify fabrication and assembly Umsetzung kosten- und zeitsparender Maßnahmen im Layout zur Vereinfachung von Fertigung und Bestückung
  • 3D modelled enclosures to ensure damageless shipping 3D-Modellierung von Gehäusen zur Vermeidung von Transportschäden
Altium KiCad LTSpice CST

Assembly (No picture due to NDA obligations) Aufbau (kein Bild, da NDA geschützt)

Sometimes, engineering is less about the perfect simulation and more about how to deal with Murphy's law ("Whatever can go wrong, will go wrong"). With vendor failures in cavity production, tool breakdowns in our pick-and-place and reflow line and a missing lead bonding engineer, the deadlime seemed to grow impossible. Instead of waiting for a miracle, I decided we’d just have to build the damn thing by hand. Manchmal geht es im Ingenieur sein weniger um die perfekte Simulation, sondern darum, wie man mit Murphys Gesetz umgehen kann ("Alles, was schiefgehen kann, wird auch schiefgehen"). Von Herstellungsproblemen bei der Kavitätenfertigung, Maschinenschäden an unserer Bestückungs- und Reflow-Linie und einem fehlenden Lead Engineer fürs Bonden schien die Deadline unmöglich zu schaffen. Statt auf ein Wunder zu hoffen, habe ich das verdammte Ding einfach selbst in die Hand genommen.

I took over the assembly process and managed the technical communication to bypass the equipment downtime and vendor delays: Ich habe den Montageprozess übernommen und die technische Kommunikation gesteuert, um die Maschinenstillstände und Lieferverzögerungen zu umgehen. Ich:

  • I hand-soldered the initial prototype, including manual alignment of all IQ MMICs within their cavities to bypass pick-and-place downtime. Lötete den ersten Prototyp von Hand, inklusive manueller Ausrichtung aller IQ-MMICs in ihren Kavitäten, um den Ausfall des Bestückungsautomaten zu überbrücken
  • Learned and applied IC wire-bonding manually to keep the project on schedule in the absence of the lead engineer. Lernte IC Bonden und führte es manuel durch, um den Zeitplan trotz fehlendem Lead Engineer einzuhalten
  • Wired jumpers to resolve a backend interface miscommunication and validated all supply and output voltages Verdrahtete Jumper zur Behebung eines Kommunikationsfehlers beim Backend-Interface und Validierung aller Versorgungs- und Ausgangsspannungen
  • Negotiated the temporary use of machinery from other departments and managed direct communication with vendors regarding fabrication delays. Verhandelte die temporären Nutzung von Maschinen anderer Abteilungen und kommunizierte direkt mit Lieferanten bezüglich Fertigungsverzögerungen
  • Implemented and tuned the PLL loop filter to ensure the prototype met functional requirements before shipping. Implementierte und Tunte den PLL-Loop-Filter, um sicherzustellen, dass der Prototyp vor dem Versand die funktionalen Anforderungen erfüllt
  • Organized and handled distributed soldering to met the required quota. Organierte und Koordinierte/Verteilte Lötarbeiten, um die geforderte Stückzahl zu erreichen.
Soldering Löten IC Bonding IC Bonden

Material Characterization Material Charakterisierung

Simulations are only as good as the data you feed them. In the millimeter-wave regime, I quickly learned that vendor-provided material properties are often not validated or do not exist for high-frequency design. To ensure the integrity of my designs, I decided to run my own independent characterization campaign. Simulationen sind leider nur so gut wie die Daten, mit denen man sie füttert. Im Millimeterwellen-Bereich musste ich schnell lernen, dass Herstellerangaben für Hochfrequenz-Materialeigenschaften oft entweder nicht validiert sind oder gar nicht existieren. Um die Integrität meiner Designs sicherzustellen, beschloss ich also, meine eigene, unabhängige Charakterisierungskampagne zu starten.

I put three different methodologies to the test to find the sweet spot between manufacturability and accuracy: Ich habe drei verschiedene Methoden getestet, um den Sweetspot zwischen Fertigbarkeit und Genauigkeit zu finden:

  1. Waveguide based measurements Hohlleiter-basierte Messungen
    1. Fast to implement with a standard TRL calibration Schnell umzusetzen mit einer Standard-TRL-Kalibrierung
    2. Didn't have the precision needed for high-frequency sensitivity Fehlende Präzision für die benötigte Hochfrequenz-Sensitivität
  2. Wafer-Probed Ring Couplers Geprobte Ringkoppler
    1. Great for isolating individual material layers Hervorragend zur Isolierung einzelner Materialschichten
    2. Varying manufacturing heights presents a significant risk to probes Schwankende Fertigungshöhen stellen ein erhebliches Risiko für die Probes dar
  3. Embedded Ring Couplers Eingebettete Ringkoppler
    1. Reflects the true performance within the final production environment Spiegelt die wahre Performance in der finalen Produktionsumgebung wider
    2. Requires complex calibration, high Quality Factors (Q), and precise thickness verification Erfordert komplexe Kalibrierung, hohe Gütefaktoren (Q) und präzise Dicken-Verifikation
In the end, I further pursued the Embedded Ring Couplers for the best empirical data. To handle the complexities of a multi-compound stack with high Quality Factors, I wrote a custom Python-based iterative solver. This tool handled the de-embedding and successfully isolated the material properties, which not only freed up time for other projects, but gave results for all materials with a high reliability. Am Ende habe ich dann doch, für die besten empirischen Daten, in den sauren Apfel gebissen und die eingebetteten Ringkoppler weiterverfolgt. Zur Reduzierung der Komplexität des Multi-Stack Aufbaus mit hohen Gütefaktoren, schrieb ich einen eigenen Python-basierten iterativen Solver. Dieser übernahm das De-Embedding und isolierte erfolgreich die Materialeigenschaften, was nicht nur Zeit für andere Projekte freimachte, sondern auch hochzuverlässige Ergebnisse für alle Materialien lieferte.
Python CST Microwave Studio Material Characterization Material Charakterisierung eWLB

Chip Design

In a perfect world, the silicon MMICs and subsequent packages would be co-designed from the start. In reality, schedules usually require independent development cycles. To not be pushed into a corner, I developed a highly flexible packaging solution around a pre-validated chipset to reduce their co-dependance and reduce risks associated with the tapeouts. In einer perfekten Welt würden Silizium-Chips zusammen mit den dazugehörigen Packages am Anfang an im Co-Design entstehen. In der Realität erzwingen Zeitpläne meist unabhängige Entwicklungszyklen. Um mich nicht in eine Sackgasse manövrieren zu lassen, habe ich eine flexible Packaging-Lösung mit bereits validierten Chipsatz entwickelt. Dadurch wurden Entwicklung voneinander entkoppelt, was die Risiken bei den Tapeouts minimierte.

My work focused on bridging the gap between the fixed chip layouts and the advanced packaging requirements through several key optimizations: Mein Fokus lag darauf, die Lücke zwischen den fixen Chip-Layouts und den Anforderungen des Advanced Packaging zu schließen – durch gezielte Optimierungen:

  • Integration of dedicated positioning markers to ensure alignment during the manufacturing process. Integration dedizierter Positionsmarker zur Sicherstellung der korrekten Ausrichtung während der Fertigung.
  • Enlargement of the chip pads to facilitate a more reliable via placement Vergrößerung der Chip-Pads, um eine zuverlässigere Via-Platzierung zu ermöglichen.
  • Reordering chip channels to simplify the package-level signal routing. Neuanordnung der Chip-Kanäle zur Vereinfachung des Signal-Routings auf Package-Ebene.
  • Utilization of a novel transformer distribution network to feed chiplets from either side, increasing flexibility. Einsatz eines neuartigen Transformator-Verteilnetzwerks, damit die Chiplets von beiden Seiten für maximale Flexibilität gespeist werden können.
Cadence Sonnet EM Suite Chip Design Infineon

Package Design

What if we brought product segmentation from e.g. AMD's EPYC processors to analog systems? This was the core idea of this project. Moving toward multi-chiplet architectures in high-frequency packaging massively increases system flexibility, but also design complexity. Additional thermomechanical challenges also required minimizing the the package footprint without losing the system's critical I/Os, supplies, or the RF performance. Was wärs, wenn wir die Produktsegmentierung von z.B. AMDs EPYC-Prozessoren auf analoge Systeme übertragen? Das war die Kernidee dieses Projekts. Ein Schritt hin zu Multi-Chiplet-Architekturen im Hochfrequenz-Packaging. Steigert die Systemflexibilität massiv, aber eben auch die Designkomplexität.. Zusätzlich, Spaß mit thermomechanischen Herausforderungen, die eine Minimierung des Package-Footprints voraussetzte, ohne dabei kritische I/Os, Versorgungsspannungen oder die HF-Performance zu opfern.

My work focused on retaining performance and stability without compromising on heat dissipation and high-density I/O routing for both an Infineon IFX and a Fraunhofer IZM package. This required establishing custom layout guidelines, building standard cells alongide interconnection simulations. All of my key contributions required: Meine Arbeit konzentrierte sich darauf, die Performance und Stabilität der Chips beizubehalten, ohne Kompromisse bei der Wärmeabfuhr und dem High-Density-I/O-Routing der Infineon IFX- und Fraunhofer IZM-Package einzugehen. Dies erforderte die Etablierung eigener Layout-Richtlinien sowie den parallelen Aufbau von Standardzellen und Interconnect-Simulationen. Alle meine wesentlichen Beiträge erforderten:

  • Optimization of the solder ball placement for critical stress areas to mitigate mechanical and thermal fatigue Optimierung der Solder-Ball-Platzierung in kritischen Stressbereichen zur Minderung mechanischer und thermischer Stesses
  • Complex roputing of the full I/O connectivity to maintaining solderabilitywith a single-layer PCB for heat dissipation Ein komplexes Routing der gesamten I/Os unter Berücksichtigung der Lötbarkeit auf einer einlagigen PCB für bessere Wärmeabfuhr
  • Development of low-loss interconnects and routing of all high-frequency signal paths, including the in-package signal splitting Entwicklung verlustarmer Übergänge und das Routing aller Hochfrequenz-Signalpfade inklusive der Signalaufteilung im Package
  • Programming custom Design Rule Checks (DRC), layer definitions, and automated GDS/data exporters for Cadence Programmierung eigener Design Rule Checks (DRC), Lagendefinitionen und eines automatisierten GDS/Daten-Exporters für Cadence
  • Validation of the system performance via complex EM and thermomechanical simulations before fabrication Validierung der Systemperformance durch komplexe EM- und thermomechanische Simulationen vor der Fertigung
Cadence Sonnet EM Suite CST Microwave Studio CST mPhysics Studio Package Design eWLB RDL-first

Printed Cicruit Board (PCB) Design

Playing Tetris on a PCB with voltage regulation circuitry is easy, adding high-frequency signals, IF-amplifiers/filters, and a Phase Locked Loop (PLL) makes it a whole lot harder... To build a functioning radar system with reduced reverberations, I had to integrate the entire frontend architecture into a single, cohesive design with a small footprint. Since low loss antenna interfaces were the priority, I employed short Grounded Coplanar Waveguides (GCWG), matched to the 50 ohm package outputs. This restricted most of the available frontend space as the 1 mm copper core for thermal relief enforced a single-layer routing strategy. This balance between heat dissipation and routing complexity, increased challenged for signal integrity, especially for the 4GHz synchronization signal. Tetris auf einer Platine mit Spannungsreglern zu spielen ist einfach. Hochfrequenzsignale, ZF-Verstärker/Filter und eine Phase Locked Loop (PLL) dazuzupacken, ist deutlich härter. Um ein funktionierendes Radarsystem mit minimalen Mehrfachreflexionen/Eigenreflexionen zu bauen, musste ich die gesamte Frontend-Architektur in einem einzigen, kompakten Design aufbauen. Da verlustarme Antennenschnittstellen Priorität hatten, setzte ich auf 50 Ohm angepasste kurze Grounded Coplanar Waveguides (GCWG). Der verbliebende Platz war, mit dem 1 mm Kupferkern zur Wärmeableitung, damit erfolgreich, drastisch eingeschränkt. Der Balanceakt zwischen Wärmeabfuhr und Routing-Komplexität verschärfte die Herausforderungen an die Signalintegrität, besonders für das 4-GHz-Synchronisationssignal.

To realize this integration within the tight routing constraints of the copper-backside, I fully layouted, routed and assembled the frontend. My work involved solving the conflicting requirements of high-frequency performance, thermal dissipation and power integrity of the project by: Um die Integration trotz der engen Routing-Vorgaben durch die Kupfer-Rückseite zu realisieren, habe ch das gesamte Layout, Routing und den Aufbau des Frontends durchgeführt. Die Hauptarbeit bestand darin, die gegensätzlichen Anforderungen an Hochfrequenz-Performance, thermische Ableitung und Power Integrity zu lösen durch:

  • Strategically increasing the space between high thermal capacity components to prevent localized thermal throttling. Strategische Platzierung von Komponenten mit hoher Wärmeentwicklung mit genügend Abstand, um lokales thermisches Throttling zu verhindern.
  • Simulation and optimization of comb-line antenna arrays to ensure peak gain and prevent radiation pattern crossover. Simulation und Optimierung von Comb-Line-Antennenarrays zur Sicherstellung der maximalen Verstärkung und Vermeidung von Grating-Lobes.
  • Validating the component placement to ensure an unobstructed field-of-view for the antenna arrays while adhering to interconnects with the backend of another institute Validierung der Bauteilplatzierung, um ein freies Sichtfeld der Antennenarrays unter Einhaltung der Verbindungen zum Backend eines anderen Instituts zu gewährleisten
  • Minimizing of interconnect lengths between the package and antennas to preserve high-frequency signal quality Minimierung der Verbindungslängen zwischen Package und Antennen zur Erhaltung der Hochfrequenz-Signalqualität
  • Designing active IF-filters to optimize the signal-to-noise ratios before digitization and fully drive ADCs Design aktiver ZF-Filter zur Optimierung des Signal-Rausch-Verhältnisses vor der Digitalisierung und vollen Aussteuerung der ADCs
  • Ensuring a clean power delivery with voltage regulation stages to mitigating switching noise from DC-DC converters Sicherstellung einer sauberen Stromversorgung mit Spannungsregelern zur Unterdrückung des Schaltrauschen von DC-DC-Wandlern
  • Implementing an SPI bus and high-speed clock synchronization circuit for an FPGA backend Implementierung eines SPI-Busses und einer High-Speed-Taktsynchronisation für ein FPGA-Backend
Altium CST Microwave Studio CST mPhysics Studio LTSpice PCB Design Soldering Löten

Design Verification Design Verifikation

"Design" is only half of the battle. The moment of truth comes after the Assembly, hidden in the data of a measurement campaign. With an FPGA pushing measurement data from an on-board RAM to USB, I had to interpret, convert and present the results to verify the system against theoretical considerations. I therefore took the system into a 30m controlled environment outside the lab, where the radar successfully achieved unambiguous target detection in both range and azimuth. "Design" ist nur die halbe Miete. Der Moment der Wahrheit kommt nach dem Aufbau, versteckt in den Messdaten. Mit dem FPGA, der Messdaten vom On-Board-RAM über einen USB schob, musste ich die Ergebnisse für die Validierung der Theorie konvertieren, interpretieren und präsentieren. Innerhalb einer kontrollierten 30-Meter-Umgebung außerhalb des Labors erfasste das Radar erfolgreich eine Ziele sowohl in der Entfernung als auch im Azimut.

To translate the raw system output into usable data and ensure the reliability within the measurement environment, I performed the following development and analyses: Um den rohen Systemoutput in nutzbare Daten umzuwandeln und die Zuverlässigkeit innerhalb der Messumgebung sicherzustellen, führte ich folgende Entwicklungen und Analysen durch:

  • Developed custom software to parse raw hex data into calibrated voltage levels for further processing Entwicklung von Code zum Parsen der rohen Hex-Daten in kalibrierte Spannungspegel für die Weiterverarbeitung
  • Implemented Fast Fourier Transforms (FFT) for range estimation and 2D-FFTs for high-resolution azimuth target detection Implementierung von Fast Fourier Transformationen (FFT) zur Entfernungsschätzung und 2D-FFTs zur Azimut-Zielerfassung
  • Designed and fabricated a 3D-printed mounting stand to protect the sensitive frontend from external mechanical influences during testing Design und Fertigung eines 3D-gedruckten Halters zum Schutz des Frontends vor externen mechanischen Einflüssen während der Tests
  • Conducted systematic measurements using targets of varying Radar Cross-Sections (RCS) at defined intervals to map system sensitivity Durchführung systematischer Messungen mit Zielen unterschiedlichen Radarquerschnitts (RCS) in definierten Abständen zur Kartierung der Systemsensitivität
  • Debugged and refactored the FPGA code to support stable, FMCW operations Debugging und Refactoring des FPGA-Codes zur Unterstützung eines stabilen FMCW-Betriebs
  • Performed systematic calibration and normalization routines against reference targets to ensure accuracy across the measurement. Durchführung systematischer Kalibrierungen und Normalisierungen mit Referenzziele zur Sicherstellung der Genauigkeit über die gesamte Messung
Matlab VHDL

Literature Study Literaturstudie

How would you pick the ideal technology and topology for next-generation radars? If you were me, you'd conduct a metastudy of 311 publications, evaluatig costs, performances, and integration capabilities. Wie würdest du die ideale Technologie und Topologie für die Radare der nächsten Generationen auswählen? Wenn du ich wärst, würdest du eine Metastudie über 311 Publikationen durchführen und dabei Kosten, Performance und Integrationsmöglichkeiten bewerten.

I took the lead on harvesting and analyzing this data, searching for trends and building frameworks for executive decision making by: Ich habe die Führung bei der Erfassung und Analyse der Daten übernommen, nach Trends gesucht und Entscheidungsgrundlagen für das Management festgelegt mit:

  • Systematically collecting and indexing global publications on D-Band components into a centralized repository Einer systematische Sammlung und Indexierung internationaler Publikationen zu D-Band-Komponenten in einer zentralen Sammlung
  • Building comparative performance frameworks to normalize disparate data points across various semiconductor technologies Einem aufbau vergleichbarer Performance Charakteristiken zur Normalisierung unterschiedlicher Datenpunkte verschiedener Halbleitertechnologien
  • Generating interactive spreadsheets and comparative plots to expose the trade-offs, strengths, and bottlenecks of competing architectures Einer Erstellung interaktiver Spreadsheets und Vergleichsplots zur Offenbarung von Trade-offs, Stärken und Engpässen konkurrierender Architekturen
  • Presenting critical findings to international audiences, defending technical assessments and summarizing complex results Der Präsentation kritischer Erkenntnisse vor internationalem Publikum, Verteidigung technischer Bewertungen und Zusammenfassung komplexer Ergebnisse
Matlab Microsoft Excel Metastudy Metastudie

Chip Design

"Slashing costs": that is what the industry is most willing to do. As a wonder to no one did the industries choice fell on 28nm TSMC bulk CMOS. Unknown sacrifices in high frequency performance from a technology rated below 100 GHz following was deemed a prime target for further research. As a joined venture, I build a transmitter consisting of multiplication stages and a power combined power amplifier, which another designer focussed on the receiver. This reqiured constant synchronization of the floorplan, PDK knowledge and further findings. "Kostenreduktion": Das ist das liebste Hobby der Industrie. Wenig überraschend fiel die Technologiewahl auf 28-nm-Bulk-CMOS von TSMC. Unbekannte Performance-Einbußen im Hochfrequenzbereich bei einer Technologie, die eigentlich für unter 100 GHz ausgelegt ist... Naja, perfekt immerhin für Forschung. In Zusammenarbeit baute ich einen Sender, bestehend aus Vervielfacherstufen und einen Power-Amplifier mit Leistungskombination, während ein anderer Designer sich auf den Empfänger konzentrierte. Das erforderte ständige Synchronisation von Floorplanning, PDK-Wissen und anderen Erkenntnissen.

To push the limits of the 28nm technology, standard tools provided by TSMC were not sufficient. This led me to: Um die Grenzen der 28-nm-Technologie auszureizen, reichten die Standard-Tools von TSMC nicht aus. Das führte zur:

  • Develop A high-frequency PCell library featuring RF Pads, Coils, Transformers, and Transmission lines Entwicklung einer Hochfrequenz-PCell Bibliothek mit RF-Pads, Spulen, Transformatoren und Übertragungsleitungen
  • Program scripts that improved TSMC’s standard routines by applying custom cheesing/filling or fitting simulation data to models Programmierung von Skripten zur Verbesserung der TSMC-Standardroutinen durch Anwendung von Custom-Cheesing/-Filling oder Fitting von Simulationsdaten an Modellen
  • Evaluate architectural trade-offs between e.g. stacked setups (cascodes)/differential pairs or MiM/MoM/MOSCaps to optimize transmitter performance EEvaluierung architektonischer Trade-offs zwischen z.B. gestapelten Setups (Kaskoden)/Differenzpaaren oder MiM/MoM/MOSCaps zur Optimierung der Sender-Performance
  • handle the complete design, including schematic simulation, parasitic extraction, and power combined layout of the transmitter chain Durchführung des kompletten Designs inklusive Schaltplansimulation, parasitärer Extraktion und Power-Combined-Layout der Senderkette
Cadence EMX CST Microwave Studio

Design Verification Design Verifikation

Once the silicon came back from the foundry, it was time to see if the bulk CMOS could really compete against the other technologies. Using on-chip probing, deembedded to an on-chip Thruor calibrated to a TOSM subtrate (which did work in contrast to the on-chip TOSM standard), I verified the high frequency performance irrespective of the measurement periphery. With the highest output power recorded for Bulk CMOS Power Amplifier at that time, the design competed with the other technologies, but significantly lacked in efficiency. Sobald das Chips aus der Foundry zurück kamen, musste Bulk-CMOS wirklich zeigen, ob es gegen die anderen Technologien bestehen könnte. Mittels On-Chip-Probing, de-embedded auf ein On-Chip-Thru oder kalibriert auf ein TOSM-Substrat (was im Gegensatz zum On-Chip-TOSM-Standard funktionierte), verifizierte ich die Hochfrequenz-Performance unabhängig von der Messperipherie. Mit der höchsten damals gemessenen Ausgangsleistung für einen Bulk-CMOS-Power-Amplifier konnte das Design zwar mit anderen Technologien konkurrieren, zeigte aber deutliche Schwäche in der Effizienz.

As the Transmitter designer, I validated the output power, bandwidth and efficiency through measurement. My key verification tasks were: Als Designer des Senders validierte ich Ausgangsleistung, Bandbreite und Effizienz durch Messungen. Meine wesentlichen Verifikationsaufgaben waren:

  • Perform back-to-back measurements and power calibrations on-Chip as well on-Substrate calibrations (TOSM) to systematically correct the output power/S-parameters Durchführung von Back-to-Back-Messungen und Leistungskalibrierungen (On-Chip sowie auf Substrat/TOSM) zur systematischen Korrektur der Ausgangsleistung und der S-Parameter
  • Manual probe the D-Band transmitter to characterize its frequency response and gain compression Manuelles Probing des D-Band-Senders zur Charakterisierung des Frequenzgang und der Verstärkungskompression
  • Debug performance discrepancies compared to the simulation and refine future modeling accuracy by adjusting the PDK parasitics Analyse und Debugging von Performance-Abweichungen gegenüber der Simulation zur Verbesserung zukünftiger Modellgenauigkeit durch Anpassung von PDK-Parasitiken
  • Validate that the resulted frequency shift of the transmitter did not compromise the high-frequency requirements of the radar topology Validierung, dass die resultierende Frequenzverschiebung des Senders die Hochfrequenz-Anforderungen der Radar-Topologie nicht beeinträchtigte
Matlab Python

SKILL Tree Fähigkeitenbaum

Me, Myself and I Ich und mein Ego - heh lässt sich nicht wirklich gut aus dem Englischen übersetzen...
C/C#/C++
Programming Programmieren
KiCad
Student Education Studenten Ausbildung
FreeCAD
Altium
COM-RADAR
3D Printing 3D Druck
Valestra
VE-REWAL
Student Education Studenten-ausbildung
140 GHz CMOS
MMIC Sidequests MMIC Nebenquest
E-Band Current Clamping PA
x4/x8 Multiplier x4/x8 freq-Vervielfacher
E-Band Low Power Receiver E-Band low-PDC Empfänger
Calibration MMICs Kalibrier Chips
Scripts Skripte
Dactyl Manuform
Keyboard Design Tastatur Design
Keyboard Programming Tastatur Programmierung
Cellphone Holder Handyhalter
Holder Design Halter Design
Holder Customization Halter Individualisierung
Holder Assembly Halter Aufbau
CST
Package Sidequests Package Nebenquests
Packaged PA Packaged PA
Packaged Radar Tags Gepackagete Radar Tags
Packaged D-Band VNAX Gepackageter D-Band VNAX
Package DRC
LTSpice
Home Dashboard Haupt Dashboard
Firewall
Cadence
Research Proposals Forschungsanträge
Sports Sport
Weight- lifting Krafttraining
Jogging Club
Freelethics Club
Certified Languages Sprachzertifikate
German Deutsch
English Englisch
Japanese
Linux
Home Server Heimserver
Daily Drive Tägliche Benutzung
Python
Scripting Skripten